BDBComp
Parceria:
SBC
Statistical Design of a Multiplier using a Low Power Square-Law CMOS Analog Cell

T. Tarim,  M. Ismail,  H. Kuntman. 

http://csdl.computer.org/dl/proceedings/sbcci/1998/8704/00/87040191.pdf

Caso o link acima esteja inválido, faça uma busca pelo texto completo na Web: Buscar na Web

Biblioteca Digital Brasileira de Computação
     Mantida por:
LBD