BDBComp
Parceria:
SBC
Generation of Tests for the Localization of Single Gate Design Errors in Combinational Circuits using the Stuck-at Fault Model

R. Ubar,  D. Borrione. 

http://csdl.computer.org/dl/proceedings/sbcci/1998/8704/00/87040051.pdf

Caso o link acima esteja inválido, faça uma busca pelo texto completo na Web: Buscar na Web

Biblioteca Digital Brasileira de Computação
     Mantida por:
LBD