BDBComp
Parceria:
SBC
Avaliação de Desempenho em Redes-em-Chip: Exploração Arquitetural com Suporte Ferramental

Eduardo Alves da SilvaCesar Albenes Zeferino

O projeto de sistemas em chip demanda agilidade na validação da arquitetura de interconexão. Nesse contexto, este trabalho propõem o desenvolvimento de uma biblioteca de componentes simuláveis integrada a um ambiente de experimentação para acelerar a exploração do espaço de projeto e dispor de uma análise detalhada sobre diferentes arquiteturas de interconexão intrachip, em especial de Redes-em-Chip.

http://www.lbd.dcc.ufmg.br/colecoes/erad/2017/015.pdf

Caso o link acima esteja inválido, faça uma busca pelo texto completo na Web: Buscar na Web

Biblioteca Digital Brasileira de Computação - Contato: bdbcomp@lbd.dcc.ufmg.br
     Mantida por:
LBD