BDBComp
Parceria:
SBC
Proposta de Arquitetura em Hardware para FPGA da Técnica Q-learning de Aprendizagem por Reforço

Lucileide M. D. da SilvaMatheus F. TorquatoMarcelo A. C. Fernandes

Este trabalho descreve uma proposta de arquitetura em hard-ware da técnica Q-learning de aprendizagem por reforço (AR) usando umhardware reconfigurável (FPGA). São apresentados detalhes de implementação da arquitetura desenvolvida. Além de resultados de área de ocupação,convergência do algoritmo e tempo de processamento. O projeto foi desenvolvido utilizando a plataforma de desenvolvimento System Generator daXilinx sendo projetado para a FPGA Virtex 6 xc6vcx240t 1ff1156 .

http://www.lbd.dcc.ufmg.br/colecoes/eniac/2016/005.pdf

Caso o link acima esteja inválido, faça uma busca pelo texto completo na Web: Buscar na Web

Biblioteca Digital Brasileira de Computação - Contato: bdbcomp@lbd.dcc.ufmg.br
     Mantida por:
LBD