BDBComp
Parceria:
SBC
ISP2 - Uma Interface Serial para Projetar Processadores Didáticos em FPGAs

Fábio Dacêncio PereiraCesar G. PenteadoEdward David Moreno

Este artigo apresenta uma proposta de interface para auxiliar no projeto em FPGAs de processadores didáticos. Todo o sistema foi descrito utilizando a linguagem VHDL e FPGAs. A ferramenta foi testada com sucesso em alguns projetos de processadores didáticos, de 8 e 16 bits, um microcontrolador, um processador específico para criptografia, e mapeamento de algoritmos em FPGA, comprovando o melhoramento no aprendizado e motivando para projetar sistemas digitais.

http://www.lbd.dcc.ufmg.br/colecoes/wscad/2004/0026.pdf

Caso o link acima esteja inválido, faça uma busca pelo texto completo na Web: Buscar na Web

Biblioteca Digital Brasileira de Computação - Contato: bdbcomp@lbd.dcc.ufmg.br
     Mantida por:
LBD