31 registros retornados

• P. Remy,  P. Royannez,  A. Amara.  A GaAs electrical rule checker.  Buscar na Web Processando consulta.

• Leandro Soares Indrusiak,  Ricardo Augusto da Luz Reis.  A WWW approach for EDA tool integration.  Buscar na Web Processando consulta.

• Marcelo Johann,  Ricardo Augusto da Luz Reis.  Functional design of GAROTA: gate array router for the agata system.  Buscar na Web Processando consulta.

• A. Souza Jr.,  G. Nardi,  L. Carro,  R. Jacobi.  Synthesis of Profibus protocol using graph_fsm.  Buscar na Web Processando consulta.

• Elmar Melcher,  Jean François Naviner,  Wolfgang Röthig,  Amir Zarkesh,  José Marques de Carvalho,  Lírida de Barros Naviner.  An accurate CMOS inverter model using spline interpolation and variable input capacitance.  Buscar na Web Processando consulta.

• Fernando Rosa do Nascimento.  Discrete models to logical devices simulation with the signal language.  Buscar na Web Processando consulta.

• Mônico Linares Aranda.  High speed CMOS ASIC's for digital signal processing.  Buscar na Web Processando consulta.

• J. E. Aedo,  J. Espinosa,  W. A. Van Noije,  J. Vandewalle.  Modeling and design of digital complex CMOS gates using neuro-fuzzy logic systems.  Buscar na Web Processando consulta.

• Martin Schubert.  Mixed-signal modeling in VHDL by distributed local iteration.  Buscar na Web Processando consulta.

• Josi Monteiro da Mata,  Humberto Honda,  Paulo Fernando Seixas.  Implementation of a PWM interface using various techniques and tools.  Buscar na Web Processando consulta.

• L. Carro,  M. Kreutz,  A. Suzim.  System design methodology with dedicated controllers and compilers.  Buscar na Web Processando consulta.

• M. Strum,  J. V. Vale Neto,  J. C. Wang,  M. Y Teruya,  A. A. Jerraya.  A strategy for recursive high level synthesis.  Buscar na Web Processando consulta.

• M. Y. Teruya,  J. C. Wang,  J. V. Vale Neto,  M. Strum,  A. A. Jerraya.  Transformations for functional modules in hierarchical high level synthesis.  Buscar na Web Processando consulta.

• Alexandro Magno dos Santos Adário,  Mario Lúcio Cortes,  Neucimar Jerônimo Leite.  A FPGA implementation of a neighbourhood processor for digital image applications.  Buscar na Web Processando consulta.

• Carlos Augusto Paiva da Silva Martins,  João Antônio Zuffo,  Sérgio Takeo Kofuji.  Image reconstruction circuit using a new reconstruction technique.  Buscar na Web Processando consulta.

• Alvaro Russo Jr.,  Edson T. Nakamura,  Marius Strum,  José Roberto Amazonas.  A system level model of an ATM switch using Ptolemy.  Buscar na Web Processando consulta.

• Gabriel P. Silva,  Eliseu M. Chaves,  Victor M. Goulart,  Vladimir C. Alves.  An analytical area, access and cycle time model for on-chip multiported memories.  Buscar na Web Processando consulta.

• Júlio S. Aude,  Mario A. S. Barbosa,  Marcio T. Young.  NCESPARC+: a cost-effective implementation of a multithreaded SPARC architecture.  Buscar na Web Processando consulta.

• Érika Fernandes Cota,  Marcelo Lubaszewski.  A symbolic-based integrated tool for analog testing.  Buscar na Web Processando consulta.

• José Roberto de A. Amazonas,  Marius Strum,  José Vieira do Vale Neto,  Wang Jiang Chau,  Bruno Rouzeyre,  Marie-Lise Flottes.  Data Path Functional Units BIST Plan Optimization: A Study-Case.  Buscar na Web Processando consulta.

• Ernani Randon,  Cristina Suarez.  Use of an adaptative genetic algorithm in automatic test pattern generation of combinational circuits.  Buscar na Web Processando consulta.

• X. Kavousianos,  D. Nikolos.  Self-exercising K-order comparators based on built-in current sensing.  Buscar na Web Processando consulta.

• R. C. S. Freire,  G. S. Deep,  J. F. Naviner,  P. Loumeau.  A p-n junction-based precision temperature transducer integrated circuit.  Buscar na Web Processando consulta.

• O. C. Gouveia Filho,  A. I. A. Cunha,  M. C. Schneider.  A compact MOSFET model for circuit simulation.  Buscar na Web Processando consulta.

• R. L. Oliveira Pinto,  F. A. F. Farag,  M. C. Schneider.  A design methodology for MOS amplifiers.  Buscar na Web Processando consulta.

• Alfredo Arnaud,  Fernando Silveira.  The design methodology of a sample and hold for a low-power sensor interface circuit.  Buscar na Web Processando consulta.

• Paulo Maciel,  Edna Barros,  Wolfgang Rosenstiel.  Using Petri nets to compute communication cost for hardware/software codesign.  Buscar na Web Processando consulta.

• Vanderlei Moraes Rodrigues,  Flavio Rech Wagner.  A synchronous transition system and its application to the formal verification of VHDL designs.  Buscar na Web Processando consulta.

• Claudionor Nunes Coelho Jr.,  Antônio Otavio Fernandes,  Giovanni De Micheli.  Reducing coding style effects in high-level specifications.  Buscar na Web Processando consulta.

• Felipe Maia Galvco Franga.  A multi-phase asynchronous timing scheme.  Buscar na Web Processando consulta.

• Ana C. V. de Melo,  Howard Barringer.  Minimization of synchronous processes preserving bisimulation.  Buscar na Web Processando consulta.